Una de las caracteristicas más atractivas de las FPGAs (Field-Programmable Gate Array) durante estos últimos años ha sido la reconfiguración dinámica parcial. Esta característica ofrece un gran abanico de posibilidades, desde minimizar el area utilizada en la FPGA, hasta disponer de la posibilidad de modificar un diseño despues de ser desplegado, sin necesidad de una reprogramación completa. Sin embargo, el aprovechamiento de esta característica no se ha extendido ampliamente entre los desarrolladores de sistemas, debido a la complejidad que conlleva realizar proyectos de este tipo. La aportación de este trabajo consiste en establecer un nuevo flujo de desarrollo, que facilite al usuario la construcción de proyectos dinámicos sobre hardware reconfigurable, así como la gestión de bitstreams y areas dinámicas. Los desarrollos realizados y los resultados obtenidos, utilizando esta propuesta, muestran una mejora muy significativa en los tiempos de diseño de sistemas dinámicamente reconfigurables.